煮詰まってきたので現実逃避する。doxygenが VerilogHDLを食ってくれないのに腹を立てて見る。以前の調査で Verilog-Perlを使うと Verilogをパースしてくれることを知っているのでこれで何かできねーかなと考える。 参考文献1 Verilog-HDL基本理解 文法から…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。